在自动驾驶、增强现实、机器人视觉等领域，兼具高分辨率二维成像与精准三维深度感知的图像传感器是实现环境认知与目标交互的核心器件。近日，天津大学微电子学院徐江涛教授团队在2D/3D双模图像传感器研究中取得重大突破，相关成果以“A 1920×1080 Array 2-D/3-D Image Sensor With 3-µs Row-Time Single-Slope ADC and 100-MHz Demodulated PPD Locked-In Pixel”为题，发表于国际顶级期刊《IEEE Journal of Solid-State Circuits》，为高性能智能感知系统提供了关键芯片解决方案。

为解决2D与3D成像模式的性能冲突，团队提出了一种6×6μm 2-tap 双存储节点PPD锁相像素，核心突破在于通过“三叉戟”型版图与多层掺杂优化，在PPD内部构建指向调制传输区的横向/纵向复合电场，电荷转移时间缩短至10ns以下，100MHz高频调制下仍保持65.9%的解调对比度。在传输栅下引入非均匀掺杂层，构建阶梯电位分布，彻底解决高频调制时的电荷回溢问题，电荷转移效率提升至99.9%。

图1.双存储节点2-tap锁相像素结构（a）像素版图；（b）电荷转移仿真结果；（c）传统电荷转移路径的电压分布；（d）带电位梯度分布的电压分布；（e）垂直方向的掺杂设计；（f）用于抑制寄生光敏性的背侧深沟槽隔离图形与背侧金属

传统单斜率ADC在12位精度下，行时间常超过10μs，限制帧率提升。团队创新提出“8位计数器+4位时间数字转换器（TDC）”的粗细两级量化方案：采用双向计数器与两级比较器，实现8位粗量化，时钟频率降至125MHz，避免高频时钟带来的功耗激增；通过延迟链TDC对粗量化残差进行4位精细量化，延迟单元精度达500ps，整体实现12位量化精度。

图2.包含可编程增益放大器（PGA）与带误差校正的12位单斜率ADC的读出电路架构图

iToF 成像中，环境背景光（BGL）会引入额外噪声，传统单端读出难以消除。团队设计全差分读出链路，实现双重降噪：2-tap像素输出的两路信号直接进入差分放大器，自然抵消共模BGL信号，3D模式下背景光抑制比提升20dB；在可编程增益放大器中引入电容阵列，将3D模式下的负电压信号偏移至正电压域，与2D模式统一量化范围，避免模式切换时的增益失配；通过400MHz调制锁相环同步VCSEL光源与像素调制时钟，确保多相位采样的时间精度，深度噪声在0.3-1.5m范围内低于0.43%。

基于110nm背照式CMOS图像传感器工艺流片的原型芯片，核心面积 15.1×22.9mm²，实测性能达到国际领先水平：2D/3D模式均支持1920×1080全高清分辨率，帧率分别为300帧/秒（2D）、60帧/秒（3D），运动场景成像无拖影;100MHz调制频率下，0.3-1.5m范围内深度噪声<0.43%，25MHz低频率扩展至3.5m时精度仍<1.69%，线性度达99.16%; 850nm波长下量子效率（QE）达26.5%，暗电流低于0.1pA/像素，读出噪声仅5.22e⁻，低光环境仍保持高信噪比；iToF品质因数达13.7nJ/像素，较同类全高清3D图像传感器降低15%，峰值功耗控制在2.13A。

图3.2D/3D成像效果图

与国际同类先进设计相比，该传感器在分辨率、帧率、深度精度三项核心指标上同时领先，尤其适用于对实时性与精度要求严苛的自动驾驶、AR交互等场景。

本文的研究工作得到了国家自然科学基金重点项目的资助，资助编号为62134004。

文章索引：10.1109/JSSC.2024.3487196